(2007)某时序电路如图3.6-21所示,其中R(来学网)、R和R均为8位移位寄存器,其余电路分别为全加器和D触发器,则该电路具有( )。
  • A.
    (来学网)实现两组8位二进制串行乘法功能
  • B.
    (来学网)实现两组8位二进制串行除法功能
  • C.
    (来学网)实现两组8位二进制串行加法功能
  • D.
    (来学网)实现两组8位二进制串行减法功能
正确答案:
C
答案解析:
将电路划分成3个模块。模块①在CP作用下逐位将A、B两组数据分别移入R、R,8个CP脉冲过后,可将A、B两组8位二进制数据存入移位寄存器。模块②R、R提供的加数和被加数的最低位先输入全加器A和B,经过全加器相加后产生和位输出与进位输出。来一个脉冲CP后,将R、R中的次低位送入A、B输入,并将最低位相加之和移入R中;同时将最低位相加产生的进位通过D触发器输入全加器的CI端,和次低位加数、被加数一起决定相加之和及进位输出。下一个脉冲来后,重复上述过程。经过8个CP脉冲后,A、B两组数据通过移位寄存器R、R逐位送入全加器相加。全加器和D触发器实现两数串行加法运算。模块③,移位寄存器R保存8位全加和。实现了两组8位二进制串行加法功能。